【中国计算机学会】2023集成芯片与芯粒技术白皮书_22页_2mb

报告摘要

集成芯片与芯粒技术白皮书总结

核心内容

集成芯片与芯粒技术是当前集成电路发展的重要方向，旨在突破传统芯片设计的“功耗墙”、“存储墙”、“面积墙”等瓶颈。它通过将多个功能模块（芯粒）在硅基板上进行高密度互连，形成具有高性能、多功能的系统级芯片。该技术为芯片设计提供了新的范式，通过“分解-组合-集成”的方法，实现芯片的敏捷设计与灵活组合。

主要观点

集成芯片的定义与优势：
- 集成芯片是将多个芯粒通过半导体技术集成在一起的新型芯片设计方法。
- 芯粒是具有特定功能的晶片，可复用和组合，以满足多样化应用需求。
- 集成芯片能突破单芯片制造面积的限制，提高芯片集成度与算力，同时降低制造成本和设计复杂度。
集成芯片的三类性能提升路径：
- 尺寸微缩：传统的摩尔定律路径，但受限于物理极限。
- 新原理器件：如FeRAM、RRAM等，仍处于研究阶段，短期内难以应用。
- 集成芯片：作为第三条路径，具有综合性和灵活性，可结合前两条路径优势，实现芯片性能的进一步提升。
集成芯片将引领设计新范式：
- 集成芯片采用自上而下的设计方法，基于系统特征进行功能分解与组合。
- 通过芯粒复用，可解决“昆虫纲悖论”——即系统个性化与通用性的矛盾。
- 集成芯片能够支持异构计算，集成多种功能模块，如处理器、存储器、AI加速器等。
集成芯片的架构与电路设计挑战：
- 芯粒分解与组合：需要自动化方法，降低设计复杂度，提高效率。
- 芯粒间互连网络：包括互连拓扑、路由算法和容错机制，需支持动态重构和高带宽传输。
- 接口协议：需统一标准，支持高速通信与可靠传输，如AIB、UCle等。
- 高速接口电路：包括有线、无线、光电接口，需解决信号完整性、功耗和延迟问题。
- 存储架构：从平面存储向垂直存储发展，提升带宽和降低访问延迟。
- 大功率供电电路：需研究多级供电架构、电源分配网络和无源器件集成，以满足高功率需求。
EDA与多物理场仿真需求：
- 需要开发适用于集成芯片的自动化设计工具和多物理场仿真方法。
- 芯粒间互连线的电磁场仿真、电-热-力多场耦合仿真和可测性设计是关键。
- 需要构建统一的仿真框架，以提高设计效率和可靠性。
集成芯片的工艺挑战：
- 硅基板制造工艺：包括TSV、RDL、微凸点等，需解决翘曲与应力问题。
- 高密度凸点键合技术：如混合键合，支持亚微米级互连，提升封装密度和性能。
- 散热工艺：随着芯片功耗增加，需采用近结点微通道冷却技术，实现高效散热与系统集成。