深度报告-2026-01-20-中泰证券-海外工业软件系列二_深入理解EDA产业的近期变化_51页_3mb

> **来源：[研报客](https://pc.yanbaoke.cn)** # 证券研究报告 # 深入理解EDA产业的近期变化 # ——海外工业软件系列二 2026.01.20 分析师：刘一哲 执业证书编号：S0740525030001 # 总体观点 ■EDA板块及其龙头企业均保持强劲增长态势。近年来，EDA板块在不声不响之中，迎来了黄金发展期，1）看板块，根据CIMdata的数据，2017-2024年，全球EDA市场规模从91.2亿美元增至约192.7亿美元，七年复合增速为 $11.3\%$ 。同时，2017-2024年EDA市场规模占全球PLM市场规模的比重也从 $20.9\%$ 上升至 $24.0\%$ 。2）看公司，EDA两大龙头企业Synopsys、Cadence近年来营收持续稳健增长，2025财年Synopsys实现营收70.54亿美元，同比增长 $15.1\%$ ，2024年Cadence实现营收46.41亿美元，同比增长 $13.5\%$ 。 ■ 那么，有哪些因素推动着EDA板块持续快速增长？简而言之，半导体市场在变大，产业参与方增多，需求复杂度提高，人才供给仍然不足。 - 半导体市场在变大，产业参与方增多：万物智能互联的背景下，很多传统产业也在智能化、电子电气化，带来了持续增长的新的半导体投资需求。AI的新突破则在智能化能力供给方面打开了天花板。 - 需求复杂度提高：1）更多的半导体产业参与方带来了更多的定制化、垂直化的电子设备需求，而摩尔定律和工艺迭代速度的放缓，也推动产业探索更多元、更复杂的半导体设计与生产技术。2）当半导体工艺制程进步放缓时，人们很难通过快速提升制程与性能来提升产品性能，转而更多要从产品的整体全生命周期来优化，“从硅到系统”的全流程整体解决方案是新的需求趋势，而这正要从最初的每个芯片设计开始。 - 人才供给不足：更多的产业参与方，更复杂而全面的需求，打开了半导体产业的新发展空间。但半导体产业同样是从业门槛与壁垒很高的行业，人才仍然十分短缺。因此，人们不得不更多借助软件与硬件的能力，这也就意味着，EDA软件不再只是工具软件，其丰富的案例与实践经验使其开始向产业反向赋能。 ■ 综上我们可以看到，EDA正逐渐从半导体产业的软件工具，向多领域产品生命全周期解决方案迈进，向多领域系统级仿真拓展；同时，EDA也不再只是从业人员的辅助工具，而是开始反向赋能，成为产业助手甚至专家。 ■ 简短总结，就是EDA的市场在变大，EDA能做的事情也在变多。 # 风险提示 宏观经济与地缘局势波动风险； ■ 技术人才流失风险； 行业竞争加剧; ■市场测算偏差的风险； ■研报信息更新不及时的风险等。 # 目录 # CONTENTS (1) EDA 产业基本面持续强劲 (2) EDA 发展的几个机遇 (3) 复杂性始终是 EDA 发展的第一驱动力 (4) 提升效率: EDA 与 AI 的结合 (5) IP 与硬件仿真: 从可选到必选 (6) 投资建议 & 风险提示 # 1 # EDA 产业基本面持续强劲 # 1.1 EDA正以更快的增长速度，占据工业软件市场的更大份额 ■ 根据CIMdata的数据，2017-2024年，全球EDA市场规模从91.2亿美元增至约192.7亿美元，七年复合增速为 $11.3\%$ 。同时，2017-2024年，EDA市场规模占全球PLM市场规模的比重也从 $20.9\%$ 上升至 $24.0\%$ 。 ■ 不声不响间，依据CIMdata的数据，EDA已是全球主要PLM领域中市场最大的细分软件领域，且仍在不断提升市场规模与占比，拉大与其他工业软件的市场规模差距。 图表：2017-2024年全球EDA市场规模及增速 资料来源：CIMdata，中泰证券研究所 图表：2017-2024年全球EDA市场规模占全球PLM市场规模的比重不断上升 资料来源：CIMdata，中泰证券研究所 # 1.2 Synopsys、Cadence 历年营收及增速表现 自有披露以来，Synopsys、Cadence两家公司的营收在大多数年份里基本都在持续增长。 2025财年，Synopsys实现营收70.54亿美元，同比增长 $15.1\%$ - 2024年，Cadence实现营收46.41亿美元，同比增长 $13.5\%$ 图表：2000-2025 财年 Synopsys 营收及增速 (单位：百万美元) 资料来源：Wind，中泰证券研究所（注：Synopsys财年以每自然年的10月31日为该财年最后一天） 图表：1997-2024财年Cadence营收及增速（单位：百万美元） 资料来源：Wind，中泰证券研究所 # 1.2 Synopsys、Cadence 营收结构-分产品 ■对于两家公司而言，EDA产品都是第一大营收产品，IP则为第二大营收产品来源。不过相较于Cadence，Synopsys的收入中IP占比明显更高，这也反映了Synopsys在IP方面的市场竞争力，以及对IP业务营收的较高依赖性。 图表：2021-2025财年Synopsys营收的产品结构（单位：百万美元） 资料来源：Wind，中泰证券研究所（注：Synopsys财年以每自然年的10月31日为该财年最后一天） 图表：2012-2024财年Cadence营收的产品结构（单位：百万美元） 资料来源：Wind，中泰证券研究所 # 1.2 Synopsys、Cadence 营收结构-分地区 ■作为全球芯片与半导体产业最活跃的地区，以美国为主的美洲、北美洲地区依然是两家EDA公司最主要的营收来源地区，历年以来美国/美洲地区营收能占到两家公司年度营收的 $40\%$ 以上。 ■ 以中国、日本、韩国为代表的亚洲国家和地区，半导体产业同样持续活跃发展，同样贡献了两家公司的重要营收体量。 图表：2018-2025 财年 Synopsys 营收的地区结构 (单位：百万美元) 资料来源：Wind，中泰证券研究所（注：Synopsys财年以每自然年的10月31日为该财年最后一天） 图表：1997-2024财年Cadence营收及增速（单位：百万美元） 资料来源：Wind，中泰证券研究所 # 1.2高产品化水平、高议价权催生高毛利率 ■ 作为EDA行业的两大巨头，Synopsys、Cadence两家公司在行业内具备较强的话语权与议价权。同时，两家公司始终提供标准化程度极高的产品。高产品化水平叠加高议价权，使得两家公司的毛利率始终处于相当高的水平。 - 自有披露以来，两家公司的年度毛利率均未低于 $70\%$ 。 图表：2000-2025财年Synopsys毛利率表现 资料来源：Wind，中泰证券研究所（注：Synopsys财年以每自然年的10月31日为该财年最后一天） 图表：1997-2024财年Cadence毛利率表现 资料来源：Wind，中泰证券研究所 # 1.2 Synopsys、Cadence 盈利能力极强 ■ 同样，在逐步稳固自身的行业地位后，Synopsys、Cadence开始逐步提升自身的盈利能力。自2010年以来，在USGAAP会计标准下，两家公司的归母净利率基本都在 $10\%$ 以上，如Cadence自2019年以来归母净利率甚至一直在 $20\%$ 以上。 图表：2000-2024 财年 Synopsys 利润端表现 (单位：百万美元,US GAAP准则) 资料来源：Wind，中泰证券研究所（注：Synopsys财年以每自然年的10月31日为该财年最后一天） 图表：1997-2024财年Cadence利润端表现（单位：百万美元，USGAAP准则） 资料来源：Wind，中泰证券研究所 # 2 # EDA 发展的几个机遇 # 2.1万物智能时代，半导体产业市场规模向万亿美元展望 PC机、互联网、移动端的发展浪潮，催生了半导体产业的快速发展。而当前人工智能的跨越式前进、云与端侧IoT技术的普及应用、软件定义系统的不断成熟，则带来了万物智能（Pervasive Intelligence，或“普适智能”）时代，也推动半导体产业向万亿美元市场进一步快速扩张。参与半导体行业的企业类别也开始快速增加。 图表：2030年全球半导体市场销售额预计将达到万亿美元 资料来源：Synopsys，中泰证券研究所 # 2.1 汽车与人工智能成为新的半导体市场增长驱动力 ■在传统电子半导体领域开始呈现周期性发展的时候，汽车的电子化、人工智能的飞跃，使这两者成为半导体市场持续增长的新的驱动力。 - 根据GMI的数据，2023年全球汽车半导体市场大约为693亿美元，到2032年这一数字将超过1800亿美元，对应期间增速将超过 $11\%$ 。 - 人工智能方面，我们仅以基础服务领域的HPC市场为例，根据Hyperion Research的数据，2024年整个HPC-AI市场的总销售额达到599.3亿美元，增长了 $23.5\%$ ，到2029年这一规模将达到1159.30亿美元，2024-2029年CAGR达 $14.10\%$ 。 图表：2023-2032年全球汽车半导体市场规模及预测（单位：亿美元） 资料来源：GMI，中泰证券研究所 图表：2022-2029年全球HPC-AI市场规模及预测（单位：亿美元） 资料来源：Hyperion Research，中泰证券研究所 # 2.2 摩尔定律放缓后：从单芯片向系统级优化——SysMoore（系统摩尔定律） ■ 摩尔定律作为半导体产业的发展黄金定律之一，自提出以来即持续推动半导体产业快速发展。但随着晶圆制造工艺接近物理极限，单靠微缩晶体管工艺尺寸，已经难以满足芯片集成度和系统规模两年翻一倍的目标，而由于先进工艺芯片产线投资及开发成本上升剧烈，晶体管工艺尺寸微缩带来的电子产品成本下降的红利也开始削弱。 ■ 因此，更多人把目光从芯片级投向系统级。在2021新思科技全球用户大会（SNUGWorld2021）上，新思科技联席CEO、创始人AartdeGeus提出“系统摩尔定律（SysMoore）”概念。系统摩尔定律将提升集成度和复杂度的理念拓展到电子系统的每个环节，从硅晶圆、晶体管、芯片、系统硬件到软件和服务，每一个环节都可以为构建更复杂、性能更高、能耗更低而成本更优的产品做出贡献，开发者不再只依赖工艺和架构等少数几个维度去实现性能和复杂度的指数型提升，将指标分散到不同环节去承担之后，电子系统性能和功能复杂度增长曲线重回指数型增长轨迹。 图表：系统摩尔定律开始强调重视系统的集成度与复杂度 资料来源：Synopsys，腾讯新闻，中泰证券研究所 # 2.3 效率提升需求：产品研发与迭代周期加快 ■在激烈的市场竞争环境下，随着电子信息技术的不断快速升级，厂商们也纷纷缩短产品研发和迭代周期，以期始终引领或跟随市场需求趋势。 - 近年来，消费电子领域的产品迭代周期持续加快。据IDC数据，2019年全球智能手机平均更迭周期为2.7年，较2010年的4.1年缩短了约1.4年。 - 相似的事情也发生在汽车领域。根据麦肯锡的数据，在新能源汽车的加速普及趋势下，中国的电动汽车厂商将汽车的平均研发周期缩短至24个月，大幅领先于其他汽车厂商。 图表：2019 年全球智能手机平均更迭周期下降至 2.7 年 资料来源：IDC，中泰证券研究所 图表：中国的电动汽车厂商已将汽车的平均研发周期缩短至 24 个月 资料来源：麦肯锡，中泰证券研究所（注：数据统计截止时间为2025年8月） # 2.3半导体产业工程师数量持续出现缺口，非传统半导体企业入局加剧人才风险 ■半导体产业持续快速发展，但半导体产业的人才数量却未能同步快速增长。半导体产业的高知识和技能壁垒、产业结构的地域复杂性、产业发展的创新性等因素，均使得半导体相关企业普遍难以招聘到足量的合格人选。 2025年6月，SEMI（国际半导体产业协会）发布研究显示，据预测，到2030年全球半导体产业将短缺约100万名具备专业技能的从业人员，其中包括工程师、中高层管理人才等关键岗位。 - 根据毕马威的研究，截至2023年，人才问题连续三年成为半导体行业面临的最大问题，特别是非传统半导体企业加速入局后。 图表：人才问题被选为半导体行业面临的最大问题 资料来源：毕马威，中泰证券研究所（注：调查开展于2023年第四季度） 图表：非传统半导体企业的入局，对半导体行业影响最大的依然是人才相关问题 随着非传统半导体公司（如科技巨头、平台公司、汽车公司等）继续发展自身的芯片和硅生成能力，您预计未来三年对行业的主要影响是什么？ 资料来源：毕马威，中泰证券研究所（注：调查开展于2023年第四季度） # 3 # 复杂性始终是EDA发展的第一驱动力 # 3.1半导体产业生态发生了很大变化 ■先进制程代工厂商的减少。最先进工艺晶圆制造生产线的建设成本不断抬升——一条最先进逻辑工艺生产线，投入资金从几亿美元上升到如今超百亿美元——使得众多厂商退出了先进工艺制造竞赛，在2005年时，拥有先进工艺（130-90纳米）晶圆制造产线的厂商有十多家，到2021年，还能持续进行先进工艺产线投入的厂商只剩下台积电、三星和英特尔三家。 ■更多非传统半导体企业涌入半导体产业。先进工艺制造成本上升推动了无晶圆模式（即晶圆制造代工与芯片设计分开）持续繁荣，而芯片设计参与者主体也从芯片设计公司，延伸到了互联网巨头。如国内的百度、阿里和腾讯，国外的微软、谷歌和亚马逊等都纷纷宣布自研芯片。 ■激烈的市场竞争催生差异化需求。在汽车（自动驾驶）、人工智能和超大数据中心等领域，技术人员对先进工艺的追求不遗余力。这三个方向技术复杂度高、处理数据量大，而且市场空间广阔，因此参与者众。厂商若想在激烈的市场竞争中脱颖而出，就离不开产品差异化，而芯片的功能与性能差异是产品差异化的基础。 # 3.1 人们对先进制程的探索没有停止 ■ 人们对于先进制程的探索从来没有停止，仍在持续前进。 随着制程、架构的愈发先进，工艺的复杂度也在不断提升。 图表：对于更先进制程的探索持续推进 资料来源：Synopsys，中泰证券研究所 图表：制程的进步仍在持续推动先进工艺的发展 资料来源：Synopsys，中泰证券研究所 # 3.1 但摩尔定律在放缓：单纯的制程突破已经难以满足更多样的计算需求 ■ 摩尔定律自提出之日起，持续指引着半导体产业的发展节奏。但在近年来，随着开发难度大幅增加、工艺成本大幅上升，以及芯片的设计收敛与性能指标越来越难以预测评估，摩尔定律的脚步开始放缓，工艺进步迭代的速度开始跟不上更高、更多样的市场计算需求。 图表：制程的进步落后于市场的计算需求 资料来源：Anand Tech, Synopsys, 中泰证券研究所 # 3.1复杂性来源之一：如何在制程进步放缓之时，满足更多样的计算需求 ■ 为满足多样的计算需求，在先进制程工艺突破速度放缓之际，人们通过多种方式来补上制程进步放缓形成的性能缺口，如多芯片方式、加速计算、AI等，而这就催生出了复杂性。 EDA产品线的丰富程度，通常就与半导体工艺的多样性、设计制造流程的复杂度呈正相关。 图表：多种方式来填补进程进步放缓形成的性能缺口 资料来源：AnandTech，Synopsys，中泰证券研究所 # 3.1 Multi-Die: 突破 SoC 瓶颈的方式 ■半导体领域正经历快速变革，尤其是在人工智能（AI）爆发式增长、对更高处理性能及能效需求持续攀升的背景下，传统的片上系统（SoC）设计方案在尺寸与成本方面逐渐触及瓶颈。此时，Multi-Die设计应运而生，将SoC拆分为多个称为芯粒的芯片，并集成到单一封装内，成功突破了上述限制。 - Market.us 的报告表明，先进封装市场规模将从 2023 年的 350 亿美元增长到 2033 年的 1580 亿美元，并且预计在这 1580 亿美元中，超 600 亿美元将来自 3D SoC 和 3D 堆叠内存。 - 根据Yole的预测，到2027年时，约 $90\%$ 的AI服务器将以Multi-Die形式设计，个人PC则将有约 $70\%$ 的生产量采用Multi-Die形式设计。 图表：从 2D 到 3.5D, Multi-Die 正以更为丰富的形式突破传统 SoC 的瓶颈 图表：各领域也有望以更大比例应用 Multi-Die 技术与工艺 资料来源：Synopsys官网，中泰证券研究所 资料来源：Yole，Synopsys，中泰证券研究所 # 3.1 Multi-Die 将直接催动EDA软件市场规模的扩张 ■受益于Multi-Die技术工艺的快速应用与推广，EDA软件市场规模在未来几年有望得到直接的扩张。 ■ 根据 Synopsys 的预测，到 2027 年，约 $30\%$ 的 EDA 数字应用与签核环节软件市场规模将由 Multi-Die 技术工艺的应用而带来。 图表：以 2.5D/3D 为代表的 Multi-Die 技术将直接催动 EDA 软件市场未来几年市场规模的扩张(下图为数字应用与签核环节市场规模表现预测图示) 资料来源：Synopsys，中泰证券研究所 # 3.2 为何“系统摩尔定律”开始生效——智能化带来的系统级全方位竞争 ■集成电路的工艺进步速度开始放缓，但数字化、智能化转型，催生出了更多行业对硅基性能的较高需求。更多行业已经开始从单点的竞争，提升为产品、流程、工艺在内的系统级的全方位竞争。这也就意味着，更多行业开始了“从硅基到系统”的全生命周期、系统级管理。 图表：在不同的垂直行业，“从硅基到系统”的全生命全维度管理开始得到更为深度的应用 资料来源：Synopsys，中泰证券研究所 # 3.2 以汽车行业为例：汽车的智能化，催生了汽车产品与研发流程的升级改变 ■在各个发生系统级改变的行业中，汽车行业无疑是非常有代表性的一个。汽车的智能化、电气化发展，不仅让新时代的汽车本身架构发生了改变，也推动着汽车厂商的研发流程加速革新。 - 根据德勤的报告，到2030年的时候，一辆车上来自电子电气相关的成本将占到整车成本的 $45\%$ ，该比例较2000年提升2.5倍。 - 根据Global Market Insights的研究，2023年汽车半导体市场约为693亿美元，而到2032年这一规模数字将超过1800亿美元，期间复合增速大于 $11\%$ 。 图表：到2030年，一辆车的电子电气成本占比将达到整车成本的 $45\%$ 图表：2022-2032年全球汽车半导体市场规模变化及预测（单位：十亿美元） 资料来源：Synopsys，中泰证券研究所 资料来源：GMI，中泰证券研究所 # 3.2汽车产业的研发流程也不断加速革新 ■ 汽车的智能化、自动化发展，也带来了汽车产业研发流程的复杂化。流程的迭代化、软硬件综合程度加深，均在推动汽车产业从传统的序列研发流程向更新的模式去转变。 图表：汽车的研发逐渐趋于迭代化，且软硬件综合程度加深 图表：随着汽车的自动化发展，传统的汽车开发与验证模式难以为继 资料来源：Synopsys，中泰证券研究所 - Autonomous vehicles would have to be driven hundreds of millions of miles and sometimes hundreds of billions of miles to demonstrate their reliability in terms of fatalities and injuries. - Under even aggressive testing assumptions, existing fleets would take tens and sometimes hundreds of years to drive these miles—an impossible proposition if the aim is to demonstrate their performance prior to releasing them on the roads for consumer use. 资料来源：RANDCorporation，中泰证券研究所 # 3.2芯片与电子电气设备的全生命周期管理日益重要 ■更高的智能化、电气化，以及软件层面迭代更新的加速，使得汽车上芯片与电子电气设备的稳定与协调工作获得了更多的关注与重视度。 从芯片的设计、试产与量产，到芯片在汽车内的真正使用，全生命周期管理也日益重要。 图表：新思科技的硅全生命周期管理解决方案图示 资料来源：Synopsys，中泰证券研究所 # 3.2汽车产业需要“从硅到系统”的整体解决方案 ■ 更进一步思考，从汽车芯片的架构参数，到芯片间与电子设备间的电磁关系，再到整车整体性能表现，汽车的最终产品性能已经不再仅是单纯的性能与参数堆叠，而是从芯片、从硅片设计开始的整体优化的结果。换言之，汽车产业需要的是“从硅到系统”一体化的解决方案，这意味着汽车上的电子与机械系统开始逐渐融合，割裂的设计、分析与验证工具已经不再适用。 ■在此趋势下，2024年1月，新思科技宣布拟收购世界仿真龙头企业Ansys，该收购于2025年7月正式宣布完成。在Ansys的仿真能力助力下，新思科技为客户提供了“从硅到系统”的整体数字解决方案。 图表：收购Ansys帮助新思科技构建了完整的“从硅到系统”的整体解决方案 资料来源：Synopsys，中泰证券研究所 # 延伸：不止汽车产业，也不止新思科技，一体化解决方案需求正在改变工业软件的格局 除了新思科技收购Ansys外，近年来EDA公司收购CAE公司的并购持续发生。 - 2024年3月5日，Cadence宣布将以12.4亿美元的现金和股票（其中7.44亿美元为现金）收购BETACAE Systems，后者生产用于分析汽车和喷气设计的软件。 - 2025年3月26日，西门子正式宣布完成对工业仿真和分析软件提供商Altair的收购，交易总价值高达106亿美元（约769亿元人民币）。2024年10月30日，双方达成收购协议，西门子以每股113美元的现金对价收购Altair。Altair是计算科学和人工智能领域的知名企业，该公司在仿真与分析、数据科学与AI以及高性能计算领域提供软件和云计算解决方案，其仿真软件在机械、电磁功能等领域具有强大的技术优势，能够帮助企业预测产品在现实世界中的工作方式，为产品设计和优化提供重要支持。 - 2025年9月5日，Cadence宣布已达成最终协议，将以约27亿欧元收购HexagonAB的设计与工程业务，包括其MSC Software业务。根据协议条款，Cadence将以现金支付 $70\%$ 的对价，并通过向Hexagon发行Cadence普通股支付 $30\%$ ，该交易预计将在2026年第一季度完成。此次收购将通过Hexagon的机械仿真能力扩展Cadence的系统分析产品组合，特别是其旗舰产品MSC Nastran和Adams，这些产品在航空航天和汽车应用的结构和多体动力学仿真中被广泛使用。 随着各主要领域垂直专业软件整合接近完成，一体化解决方案的需求开始推动工业软件的大规模跨领域整合。跨领域、全流程协同效应或是下一轮工业软件产业整合与发展的主题。 # 4 # 提升效率：EDA与AI的结合 # 半导体公司预计将广泛应用生成式AI，其中研发/工程最受关注 ■半导体产业在应用AI方面一直在探索。根据毕马威2023年的调研，在172位受访半导体公司高管中，约 $56\%$ 的人认为接下来两年自己所在的公司在研发/工程领域可实施生成式AI，领先于所有其他选项。 图表：全球受访半导体企业高管对可以应用生成式AI领域的预期 资料来源：毕马威,中泰证券研究所(注：受访者为全球半导体公司的 172 位高管,受访者可选择多项,调查时间为 2023 年第四季度) # 4.1 新思科技的EDA+AI探索历程 ■ 纵观新思科技的EDA+AI探索历程，可以发现每次人工智能领域发生重大、划时代的事件，都会对EDA的AI化应用产生较强的催化作用。 ■ 当前，新思科技已形成全栈式AI驱动型EDA解决方案Synopsys.ai，主要包括GenAI、优化设计与验证、数据分析三类产品。 图表：新思科技的AI产品发展历程 资料来源：Synopsys，中泰证券研究所 图表：新思科技的全栈式AI驱动型EDA解决方案 资料来源：Synopsys官网，中泰证券研究所 # 4.1 DSO.ai：业界首款用于芯片设计的自主人工智能应用 ■新思科技于2020年初推出了Synopsys DSO.ai™（设计空间优化AI），DSO.ai是业界首款用于芯片设计的自主人工智能（AI）应用，它在芯片设计的超大解决方案空间中搜索优化目标，利用强化学习来改善功耗、性能和面积。DSO.ai通过对Synopsys Fusion Compiler™和IC Compiler™II的工作流程中大规模设计选项的探索，自动化次要决策，能够提高工程生产率，并快速交付结果。 - 简单来说，DSO.ai不需要模拟所有可能的芯片布局和绕线方式，而是利用人工智能来评估架构选择、功率和性能目标等所有组合，然后模拟不同的布局，在短时间内找到符合预期性能、功率、面积和成本（PPA）组合的布局。 - 相较传统的物理设计空间探索，DSO.ai会自动搜索庞大的潜在物理设计解空间，以获得最佳布局，节约时间并且一般会得到性能更高、功耗更低和空间更少的解。 图表：传统的物理设计探索方法 图表：新思科技DSO.ai设计空间优化系统图示 资料来源：新思科技，中泰证券研究所 资料来源：新思科技，中泰证券研究所 # 4.1 DSO.ai为代表的AI产品为客户与新思科技均带来了显著的经济效益 ■新思科技的DSO.ai将优化的重任从传统的依赖于手动扫描转移到依赖于大量计算来自动识别设计空间潜在解，这也就意味着DSO.ai可更快地实现或超越PPA设计目标，且需要的工程师更少。DSO.ai有效地为多个行业多个领域的客户提升了设计效率，显著优化了设计结果。 图表：新思科技的AI产品显著提升了客户的设计效率，优化了设计结果 资料来源：Synopsys，中泰证券研究所 图表：新思科技的DSO.ai产品显著提升了客户的设计效率，优化了设计结果 资料来源：Synopsys官网，中泰证券研究所 # 4.1 DSO.ai为代表的AI产品为客户与新思科技均带来了显著的经济效益 ■ 同样，以DSO.ai为代表的AI产品也为新思科技自身带来了显著的经济效益。 - 截至2023年底，在引入DSO.ai应用后，新思科技Fusion产品的平均订单价值量提升了约 $20\%$ - 同样根据新思科技自己的预测，AI赋能后，有望将2023-2028年EDA的TAM市场规模年复合增速提升约 $2\%$ ，即AI在EDA领域的货币化将进一步扩张EDA市场规模。 图表：新思科技的AI产品显著提升了客户的设计效率，优化了设计结果 资料来源：Synopsys，中泰证券研究所（注：以上数据截至2023年底） 图表：AI产品的商业化有望提升新思科技的EDA整体TAM市场规模 资料来源：Synopsys，中泰证券研究所 # 4.2 Cadence 在 AI 方面的布局：Cadence.AI ■在当今这个设计周期不断缩短、复杂性日益增加的时代，Cadence凭借其领先的代理式AI工具，始终走在技术创新前沿。这些解决方案将系统级芯片的设计周期缩短数月，使工程师能够快速创建高性能、高效的设计。Cadence致力于重塑半导体行业格局，将AI融入多个设计领域，助力资深专家和初级工程师加速创新，提升设计效率。具体来看： - 先进的代理式 AI 平台：利用 Cadence Cerebrus® AI Studio、Verisium Platform、Virtuoso Studio、Allegro X AI 和 Optimality Intelligence System Explorer。 - 缩短设计周期：拥抱AI辅助工作流程显著缩短上市时间。 - 提高生产力：赋能初级工程师掌握先进工具以应对复杂的设计挑战。 - 优化性能：在确保质量的前提下，降低功耗并缩小尺寸。 - 全面的 AI 集成：跨各种平台无缝运行，包括验证、设计与分析。 图表：Cadence 在 AI 方面的产品线总体布局——Cadence.AI：芯片到系统的智能设计加速 资料来源：Cadence官网，中泰证券研究所 # 4.2 Cadence Cerebrus® AI Studio：显著提升PPA和生产力 ■Cadence Cerebrus®AI Studio 是一个专为系统级芯片（SoC）设计实现而打造的代理式 AI 设计平台，它是业界首款多模块、多用户芯片设计工具，融合先进的 AI 技术与智能工作流，优化拥有数十亿实例且极其复杂的分层 SoC 设计。该平台支持单一工程师并行设计多个模块，实现了大规模并行处理，显著提升工程师人均 SoC 设计产出。该工具可将芯片交付周期缩短 5 倍到 10 倍，显著提升性能、功耗和面积（PPA）表现，同时实现设计效率的指数级跃升。 ■ 在Cerebrus这里，提出新的（更优的）方案、高效执行流程、分析数据并从中学习等任务，都由一个高效的机器学习（ML）驱动的流程自动化机制来处理。Cerebrus巧妙地利用有关工具选项、库选项和设计约束的最优组合信息，智能地创建更优化的实施流程（称为“方案”）。通过应用先进的强化学习机器学习技术，Cerebrus从数据中学习，并不断改进PPA结果。 图表：Cadence Cerebrus® AI Studio 资料来源：芯脑壳，中泰证券研究所 图表：Cadence Cerebrus® AI Studio 可助力用户实现更高效率的芯片设计 资料来源：电子工程专辑，中泰证券研究所 # 4.2 Cadence Verisium AI 驱动的验证平台 ■Cadence Verisium 人工智能（AI）驱动平台标志着从单次运行、单引擎算法到在整个SoC验证过程中利用大数据和生成式AI的多引擎、多次运行算法的世代性转变。Verisium平台能够优化验证工作负载，提高覆盖率，并加速漏洞根因分析。 ■ Verisium SimAI在验证有很好的应用优势。芯片设计的所有功能正确与否要靠验证，然而，验证要测试非常多的项目，同时可能出现“乱枪打鸟”，没有测试到正确的方向。而Cadence利用加强式学习的方式进行精准的测试，同时通过这个方式可以把原来要测5000次的测试项目缩短到几百次。 图表：Cadence Verisium AI-Driven Verification Platform 资料来源：Cadence官网，中泰证券研究所 图表：Cadence Verisium SimAI 有效加速了验证测试 资料来源：电子工程专辑，中泰证券研究所 # 5 # IP 与硬件仿真：从可选到必选 # 5.1 IP：半导体设计的复用模块 IP 的含义: IP 是指预先设计好的、具有特定功能的电路模块, 这些模块可以被其他设计团队复用, 从而加速芯片的设计过程。IP 模块可以是软核 (如用硬件描述语言编写的功能模块) 、硬核 (已完成物理设计的模块) 或固核 (介于软核和硬核之间, 具有一定的物理实现信息)。 ■IP的优势：使用IP模块可以显著缩短芯片的设计周期，降低设计成本。由于IP模块已经经过了验证和测试，其可靠性也得到了保障。此外，通过复用成熟的IP模块，设计团队可以将更多的精力放在芯片的核心功能和差异化设计上，提高产品的竞争力。 图表：EDA与IP的对比 EDA是工具，是为了帮助工程师完成整个半导体设计流程而存在的。它提供了一系列的设计、验证和制造工具，是实现从设计理念到物理芯片的桥梁。 EDA以软件工具的形式存在，工程师通过安装和使用这些软件来进行设计工作。 EDA工具在整个设计流程中被广泛应用，从设计的最初阶段到最终的制造环节，都离不开EDA工具的支持。 EDA工具的开发需要大量的软件开发和算法研究人员，他们不断更新和优化工具的功能，以适应不断发展的半导体工艺和设计需求。 # EDA # IP IP是设计模块，是半导体设计中的复用单元，为设计提供了现成的功能模块，加速设计过程。 IP以代码（软核）、物理版图（硬核）或两者结合（固核）的形式存在，是设计中的可复用资源。 IP是在设计过程中根据需要进行选择和集成，将合适的IP模块整合到芯片设计中，以实现特定的功能。 IP的开发则需要专业的芯片设计团队，他们专注于特定功能模块的设计和验证，确保IP的性能和可靠性。 # 5.1 IP市场规模与格局 ■2024年，设计IP收入达到85亿美元，增长 $20\%$ ，创历史新高。2020-2024年设计IP市场年复合增速达到 $16.8\%$ 。 - 按IP种类来看，处理器IP为IP市场的第一大领域，2023年处理器IP约占IP市场的 $48\%$ ；其次为接口IP，2023年接口IP约占IP市场的 $29\%$ ；基础类IP则在2023年占据IP市场的 $15\%$ ，位列第三。 图表：2020-2024年全球设计IP市场规模及增速（单位：亿美元） 资料来源：IP Nest，电子技术设计，电子工程专辑，中泰证券研究所 图表：2023年全球IP市场不同IP种类的市场规模占比 资料来源：IP Nest, Synopsys, 中泰证券研究所 # 5.1 IP市场规模与格局 - 按市场参与者来看，ARM、Synopsys、Cadence 连续多年位列 IP 市场参与者前三名。2024 年 ARM、Synopsys、Cadence 的 IP 收入分别为 36.94、19.06、4.98 亿美元，市占率分别为 $43.5\%$ 、 $22.5\%$ 、 $5.9\%$ 。 - 头部IP企业的IP收入增速快于整体增速，也快于自身其他业务增速。根据IPNest的统计，2024年全球IP市场规模增速为 $20.2\%$ ，而ARM、Synopsys、Cadence三家的IP收入增速分别为 $25.7\%$ 、 $23.6\%$ 、 $27.2\%$ ，均快于IP市场整体增速。同时，近年来Synopsys、Cadence的IP收入增速也在多数时间里快于自身整体营收增速。 图表：2021-2024年全球IP市场竞争格局 资料来源：IP Nest，电子技术设计，电子工程专辑，中泰证券研究所 图表：Synopsys 和 Cadence 近年来整体收入增速和 IP 收入增速的对比 资料来源：Wind，中泰证券研究所 # 5.1接口IP的高增预期——来自人工智能对互联能力的高要求 ■基于GPU的人工智能处理需要尽可能强大的性能，但只有依靠顶级的互连，系统才能达到最佳状态。各个子系统部分（内存、处理器、协处理器、网络）需要通过带宽更大、延迟更低的接口链路进行连接，如DDR5或HBM内存控制器、PCIe和CXL、224G SerDes等。在设计超级计算机时，原始处理能力固然重要，但访问内存的方式、延迟和网络速度的优化也是推动成功的关键。人工智能也是如此，因此互连协议正成为关键。 - 人工智能正在推动半导体行业的发展，而互连协议效率正在推动人工智能性能的提高，成为良性循环。根据IP Nest，2024年接口IP的市场规模同比增长 $23.5\%$ ，并预计在2029年达到约54亿美元。同时，IP Nest认为，到2029年，接口IP占比将增长到IP市场总量的 $38\%$ 。 - 根据IP Nest预测，预计未来几年接口IP市场中三个类别将增长最大：PCIe、DDR以及Ethernet。 图表：接口IP市场分协议的市场规模及预测（单位：百万美元） 资料来源：IP Nest, Electronics Weekly, 中泰证券研究所 # 5.2 为什么需要硬件加速仿真验证：速度与效率兼备的要求 ■在芯片设计过程中，验证的主要目标是确保设计逻辑正确无误，并能在真实硬件环境下稳定运行。传统的软件仿真虽然能提供详细的信号级别调试能力，但是计算速度极为缓慢，难以应对当今复杂度以前所未有速度增长的SoC设计需求，尤其是在AI、自动驾驶和高性能计算（HPC）领域，单靠软件模拟是行不通的。如今的SoC动辄包含数百亿个晶体管，集成CPU、GPU、NPU等多种计算单元，涉及庞大的片上网络（NoC）和存储架构。以GPU级别的芯片为例，仅靠软件仿真执行完整的系统测试，可能需要数月甚至更长时间。 具体而言，传统软件仿真的缺陷主要有以下几方面： - 仿真速度慢：随着芯片越来越复杂和庞大，传统仿真的时间越来越长，尤其是在SoC级别，严重拖累芯片设计进度。 - 硬件/软件协同验证困难：现代SoC芯片包含复杂的硬件和软件系统，需要进行有效的硬件/软件协同验证。然而，传统软件仿真难以运行真实的系统级软件。 - 难以模拟真实的芯片环境：在流片前，能够在接近真实的芯片环境中，跑更多的系统级测试场景有助于降低系统级bug的风险。 # 5.2 两类硬件仿真验证及对比：硬件仿真受到选择日趋增加 ■ 目前业界主要的硬件加速方式分为两种，即FPGA原型验证和专用的模拟器（Emulator，即硬件仿真器）。 ■ FPGA 原型验证：当前原型验证的主流且成熟的芯片验证方法——它通过将 RTL 移植到现场可编程门阵列（FPGA）来验证 ASIC 的功能，并在芯片的基本功能验证通过后就可以开始驱动的开发，一直到芯片 Tape Out 并回片后都可以进行驱动和应用的开发。FPGA 本质就是使用可编程的通用电路单元去仿真各种电路，非常适合电路逻辑的仿真验证。 ■ 硬件仿真：硬件仿真首先将硬件设计（通常以HDL，例如Verilog或VHDL编写）编译，然后加载编译后的设计。在一些系统中，设计可能被加载到专门的硬件中（例如FPGA）。一旦设计被加载，硬件仿真就可以运行设计，并观察其行为。硬件仿真通常会提供观察和调试设计内部状态的工具。最后，工程师可以根据结果分析设计的正确性，查找并解决问题，以优化设计。 - 硬件仿真可以提供比软件仿真更快的仿真速度，同时还能模拟出硬件在实际运行中的实际行为。硬件仿真可以对完整的芯片设计进行自动化的加速仿真并调试，多应用于大规模SoC设计前期的RTL功能验证。 ■在实际工作中，FPGA和硬件仿真使用的场景也有所不同。FPGA原型验证主要是针对于小型设计或者单独的IP，而硬件仿真则是用来面向更大更复杂的SoC设计。FPGA主要是为软件开发提供平台，而硬件仿真则是为了硬件和软件协同验证和整个系统的测试。随着最近10年模拟平台技术日趋完善和容易使用的情况下，与FPGA相比，越来越多的公司开始考虑使用硬件仿真，这主要是基于如下因素：1）更快的平台建立时间；2）更快的编译综合时间（从RTL到仿真运行）；3）良好的调试条件，例如信号可追踪，波形可保存，设置断点等；4）模拟器的高存储量、可裁剪，同时支持多个任务供多个用户使用；5）通过云端来购买使用流量，从而使用远程服务，而不再像FPGA需要一次性购买，减低前期投入成本；6）容易操作。 # 5.2 三大EDA公司的硬件仿真产品对比 图表：三大 EDA 公司的硬件仿真产品主要性能与参数架构对比(部分主要参数与性能) 指标维度 Cadence Palladium Z2 Synopsys Zebu EP Siemens EDA Velocce CS 物理性能 最大设计容量 180亿门(单系统) 200亿门(单机箱EP1VM1900) 120亿门(CS 5000) 典型运行速度 6-9 MHz 10-15 MHz 5-8 MHz 峰值速度(小规模设计) 12 MHz 100 MHz(FPGA burst模式) 20 MHz 编译时间(50亿门设计) 8-10小时 3-5小时(Direct Compile) 6-8小时 功耗验证精度 ±3% (数字逻辑) ±5-8% ±5% (带热力图校准) 时序抖动 1-3ns(FPGA架构限制) Ons (确定性硬件引擎) 架构特性 核心架构 可重构处理器阵列(RPU) Xilinx UltraScale+ FPGA阵列 专用ASIC+确定性引擎 混合信号验证 支持(Spectre AMS集成) 有限支持(需外挂工具) 有限支持 硬件/软件协同验证 Virtual BringupTM FastTraceTM Hybrid PrototypingTM 多用户并发 16用户 8用户(可云扩展至24) 32用户(硬隔离分区) 资源动态分配 模块级热插拔 任务级秒级切换 分区间静态分配 资料来源：CSDN，中泰证券研究所 # 6 # 投资建议 & 风险提示 # 投资建议 ■AIGC的发展浪潮，万物智能互联化趋势，都在进一步推动半导体市场的持续扩张，也在吸引更多非传统半导体产业玩家加入其中。同时，摩尔定律放缓迫使系统级复杂度提升，而半导体产业人才的短缺仍然在持续，人们不得不更多求助于能力出众的软件与硬件。技术、需求、人才三方的激荡，最终进一步推升了EDA环节的重要性，EDA也不再是传统的工具级软件，而是承载硅基时代大发展的重要载体，以及集成电路、半导体产业的助手与专家。 ■ 投资建议上，我们建议投资人加大对国内外EDA产业的关注。 # 风险提示 宏观经济与地缘局势波动风险； ■ 技术人才流失风险； 行业竞争加剧; 市场测算偏差的风险； ■研报信息更新不及时的风险等。 # 重要声明 ■中泰证券股份有限公司（以下简称“本公司”）具有中国证券监督管理委员会许可的证券投资咨询业务资格。 本报告仅供本公司的客户使用。本公司不会因接收人收到本报告而视其为客户。 ■本报告基于本公司及其研究人员认为可信的公开资料或实地调研资料，反映了作者的研究观点，力求独立、客观和公正，结论不受任何第三方的授意或影响。本公司力求但不保证这些信息的准确性和完整性，且本报告中的资料、意见、预测均反映报告初次公开发布时的判断，可能会随时调整。本公司对本报告所含信息可在不发出通知的情形下做出修改，投资者应当自行关注相应的更新或修改。本报告所载的资料、工具、意见、信息及推测只提供给客户作参考之用，不构成任何投资、法律、会计或税务的最终操作建议，本公司不就报告中的内容对最终操作建议做出任何担保。本报告中所指的投资及服务可能不适合个别客户，不构成客户私人咨询建议。 ■市场有风险，投资需谨慎。在任何情况下，本公司不对任何人因使用本报告中的任何内容所引致的任何损失负任何责任。 ■投资者应注意，在法律允许的情况下，本公司及其本公司的关联机构可能会持有报告中涉及的公司所发行的证券并进行交易，并可能为这些公司正在提供或争取提供投资银行、财务顾问和金融产品等各种金融服务。本公司及其本公司的关联机构或个人可能在本报告公开发布之前已经使用或了解其中的信息。 ■本报告版权归“中泰证券股份有限公司”所有。事先未经本公司书面授权，任何机构和个人，不得对本报告进行任何形式的翻版、发布、复制、转载、刊登、篡改，且不得对本报告进行有悖原意的删节或修改。