> **来源：[研报客](https://pc.yanbaoke.cn)** # 华为韬（τ）定律总结 ## 核心内容 华为提出的“韬（τ）定律”标志着半导体行业从传统的“面积缩微”向“时间缩微”范式转变。该理论突破了摩尔定律在7nm以下工艺节点的物理瓶颈，强调通过降低特征时间常数 $\tau = RC$ 来提升芯片性能，而非单纯依赖晶体管面积的缩小。这一新范式通过晶体管、电路、芯片和系统四个层面的全栈协同优化，实现性能与能效的双重提升。 ## 主要观点 ### 1. 逻辑折叠架构 - **定义**：通过将组合逻辑的关键路径分布在垂直堆叠的有源层上，并采用超细间距混合键合技术进行连接。 - **优势**：显著缩短信号线物理长度，减少寄生RC延迟，改善时钟偏斜，提升芯片时钟频率。 - **技术指标**： - 混合键合间距最好 < 3（理想状态 ≈ 1） - 顶层金属线间距当前约720nm - 层间对准精度需 < 0.5μm - TSV孔间距关键尺寸 < 1.5μm，禁戒区 < 6μm - 3D制造良率接近100%，依赖“智能冗余”技术 ### 2. 系统3D封装 - **定义**：系统级3D封装通过混合键合、背面供电等技术，实现原子级垂直集成。 - **优势**： - I/O密度提升两个数量级 - 支持超细互连间距（2μm以内） - 引入背面供电网络（BSPDN）以解决3D堆叠中的IR Drop问题 - **检测技术需求**： - 传统光学检测失效，需采用高分辨率X-Ray（CT）和声学显微镜（SAM）进行非破坏性三维检测 - 需要非接触式量测手段，避免对ALD薄膜造成物理损伤 ### 3. ALD沉积工艺 - **定义**：原子层沉积（ALD）是一种通过气相前驱体交替脉冲沉积形成薄膜的技术。 - **优势**： - 具有三维共形性、均匀性和亚单层膜厚控制能力 - 适用于高深宽比结构，如TSV通孔 - 有效防止铜扩散，提升芯片可靠性 - **工艺难点**： - 需精确控制前驱体扩散时间，防止孔口薄膜过厚导致闭合 - 反应温度需控制在 $250^{\circ}C \sim 400^{\circ}C$ 以下 - **市场前景**： - 全球ALD设备市场预计从2025年的47亿美元增长至2035年的132亿美元，CAGR为10.9% - 国内厂商如拓荆科技、新凯来、北方华创等正在加速布局，具备国产替代潜力 ## 关键信息 ### 华为Kirin系列演进路径 - **2023**：Kirin9000s，平面架构，频率2.6GHz，量产 - **2024**：Kirin9020，平面架构，频率2.65GHz，量产 - **2025**：Kirin9030 Pro，平面架构，频率2.75GHz，量产 - **2026**：Kirin 2026，逻辑折叠架构，频率3.1GHz，已流片验证 - **2027**：Kirin 2027，频率3.39GHz，已流片验证 - **2028**：Kirin 2028，频率3.71GHz，流片前仿真 - **2029**：Kirin 2029，频率4.0GHz，流片前仿真 ### 未来技术演进方向 - LogicFolding将从局部关键路径折叠演进为全规模、多层折叠 - 低温混合键合技术将放宽热预算限制 - TSV连接点下移至M6层，释放30%以上的高层布线资源 - 晶体管密度预计从2026年的238MTr/mm²提升至2035年400MTr/mm²以上 ## 风险提示 - **AI应用落地不及预期**：AI技术发展可能不及预期，影响芯片需求 - **市场需求不及预期**：市场对高性能芯片的需求可能低于预期 - **行业竞争加剧**：随着技术发展，竞争可能加剧 - **宏观经济波动**：全球经济波动可能影响半导体行业增长 - **新技术研发不及预期**：新技术研发进度或成果可能不达预期，影响行业演进 ## 投资评级 - **投资评级**：优于大市（维持评级） - **评级标准**： - 股票评级：优于大市（股价表现优于市场代表性指数10%以上） - 行业评级：优于大市（行业指数表现优于市场代表性指数10%以上） ## 总结 “韬（τ）定律”代表了半导体行业的新发展方向，通过“时间缩微”实现性能突破，逻辑折叠与系统3D封装是关键技术路径，ALD工艺作为支撑技术具有广阔市场前景。国内企业在ALD设备领域具备替代潜力，但需克服技术与市场挑战。整体来看，该技术将推动芯片性能迈向更高水平，同时带来新的检测与制造需求。