半导体深度报告-先进封装加速迭代-迈向2.5D3D封装-华安证券_37页_9mb

2.5D/3D封装技术概述：2.5D/3D技术属于More-than-Moore领域，涵盖Flip-Chip、Fan-In/Fan-Out（RDL）、TSV、SiP及Chiplet等工艺。2.5D通过硅中介层实现芯片互连，3D则采用堆叠结构提升性能。2022-2026年2.5D市场CAGR达6.26%，3D市场CAGR为18%。HBM（高带宽内存）作为AI核心组件，其I/O带宽从HBM1的32GB/s提升至HBM4的1024GB/s，TSV技术支持更高密度和速率，如HBM8采用128I/O及TSV技术。CoWoS（Chip on Wafer on Substrate）技术由AMD主导，2024年市场规模达70亿美元，2022-2024年CAGR分别为7.49%、8.21%。

核心技术分类：Flip-Chip通过凸点连接提升信号完整性，Fan-In/Fan-Out基于WLP技术实现芯片封装，TSV通过硅通孔实现垂直互连，CoWoS整合芯片、HBM及基板，SiP将多芯片系统集成于单封装，Chiplet通过模块化设计降低成本。CoWoS分为CoWoS-S、CoWoS-R、CoWoS-L等版本，分别对应不同互连层级。

市场趋势与数据：2022年2.5D市场规模为378亿美元，预计2026年达648亿美元；3D市场2022年为47.2亿美元，2026年达50.2亿美元。Flip-Chip市场2022年占比29.02%，Fan-Out占比26.98%。Chiplet领域，2022年市场为214亿美元，2023年增长至215.52亿美元。

应用案例：Nvidia的H100/A100 GPU采用CoWoS-S技术，AMD的MI300 AI芯片使用CoWoS-R，Meta的GPU通过CoWoS实现高性能计算。TSV技术在HBM和3D封装中被广泛应用，支持高频高速数据传输。

制造工艺与成本：5nm/7nm制程下Flip-Chip成本较高，Fan-Out成本低于Flip-Chip，TSV工艺包括Via First、Via Middle、Via Last等步骤。Chiplet需依赖封装厂（OSAT）或IDM厂商，如AMD使用台积电7nm/5nm工艺，Unisem等企业布局3D封装。2022年OSAT在封装环节占比65.1%，IDM占比22.6%，Foundry占比12.3%。

技术挑战与未来：Chiplet需解决互连、信号完整性及良率问题。CoWoS技术推动AI芯片集成，但成本仍需优化。2024年CoWoS市场规模预计达852.37亿美元，主要应用方向为AI、高性能计算及存储领域。行业预测显示，2026年2.5D/3D市场将占据55-58%份额，Chiplet市场增速高于传统封装技术。